JP1986-61141116- Abstract Oshima Semiconductor Substrate

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-141116

(43) Date of publication of application: 28.06.1986

THE PROPERTY OF THE PROPERTY O (51)Int.CI.

(22)Date of filing:

H01L 21/20 H01L 21/205 H01L 29/80 H01S 3/18


(21)Application number: 59-263364

13.12.1984

(71)Applicant: SEIKO EPSON CORP (72)Inventor: OSHIMA HIROYUKI

IWANO HIDEAKI

KOMATSU HIROSHI TSUNEKAWA YOSHIFUMI



(54) **SEMICONDUCTOR SUBSTRATE**

(57)Abstract:

PURPOSE: To contrive the improvement in crystallizability of a Ge thin film by alleviating the mismatching of the lattice by changing a composition ratio x of the Si1-xGex, which is arranged between an Si substrate and a Ge thin film as a buffer layer, from x=0 to x=1 continuously and monotonously from the Si substrate side toward the Ge thin film.

CONSTITUTION: On an Si substrate 101, an Si1+xGex thin film 102 which is to be a buffer layer is formed and a Ge thin film 103 and a GaAs thin film 104 are formed on that. A composition ratio x of the Si1-xGex thin film is x=0, i.e., the composition of Si in the position where it contacts with the underlying Si substrate 101, and x=1, i.e., the composition of Ge in the position where it contacts with the Ge thin film 103 above. Between them, a value of x changes continuously and monotonously from 0 to 1 and the mismatching between Si and Ge is alleviated. The Si1-xGex thin film can be formed by a reduced CVD method using monosilane gas and german gas. As the composition ratio x is controlled by a flow ratio of the gas, it can be changed as it is desired by changing a gas flow ratio continuously and monotonously.

Patent Number: Publication date: JP61141116 1986-06-28

Inventor(s):

OSHIMA HIROYUKI; others: 03

Applicant(s): **SEIKO EPSON CORP**

Requested Patent:

JP61141116

Application Number: JP19840263364 19841213

Priority Number(s):

IPC Classification:

H01L21/20; H01L21/205; H01L29/80; H01S3/18

EC Classification: EC Classification: Equivalents:

SEMICONDU	CTOR SUBSTRATE			
Patent Number:	JP61141116			
Publication date:	1986-06-28			
Inventor(s):	OSHIMA HIROYUKI; others: 03			
Applicant(s):	SEIKO EPSON CORP			
Requested Patent:	☐ <u>JP61141116</u>			
Application Number: JP19840263364 19841213				
Priority Number(s):				
IPC Classification:	H01L21/20; H01L21/205; H01L29/80; H01S3/18			
EC Classification:				
Equivalents:				
Abstract				
mismatching of the libetween an Si substitution of the libetween and Si substitution. On formed and a Ge thin the Si1-xGex thin filtred underlying Si substitution of the Gethin film monotonously from film can be formed be composition ratio x is	ive the improvement in crystallizability of a Ge thin film by alleviating the lattice by changing a composition ratio x of the Si1-xGex, which is arranged trate and a Ge thin film as a buffer layer, from x=0 to x=1 continuously and the Si substrate side toward the Ge thin film. If an Si substrate 101, an Si1+xGex thin film 102 which is to be a buffer layer is in film 103 and a GaAs thin film 104 are formed on that. A composition ratio x of m is x=0, i.e., the composition of Si in the position where it contacts with the late 101, and x=1, i.e., the composition of Ge in the position where it contacts 103 above. Between them, a value of x changes continuously and 0 to 1 and the mismatching between Si and Ge is alleviated. The Si1-xGex thin by a reduced CVD method using monosilane gas and german gas. As the si controlled by a flow ratio of the gas, it can be changed as it is desired by ratio continuously and monotonously.			

Data supplied from the esp@cenet database - I2

9日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A) 昭61 - 141116

Mint Cl.4 H 01 L 21/20 21/205 29/80

l

厅内整理番号 識別記号

砂公開 昭和61年(1986)6月28日

7739-5F 7739-5F 7925-5F

3/18 H 01 S

7377-5F

審査請求 未請求 発明の数 1 (全3頁)

❸発明の名称 半導体基板

願 昭59-263364 **2)**特

1989 昭59(1984)12月13日

②発 者 明 大 島 伊発 明 老 岩 F 弘 之 英 明 諏訪市大和3丁目3番5号 株式会社諏訪精工舎内 顶訪市大和3丁目3番5号 株式会社諏訪精工会内

砂発 明 博 志 者 小二松

顶訪市大和3丁目3番5号 株式会社諏訪精工会内 諏訪市大和3丁目3番5号 株式会社諏訪精工会内

明 者 文 勿発 吉 Ж 创出 頭 セイコーエプソン株式 人

東京都新宿区西新宿2丁目4番1号

会社

20代 理 人 弁理士 最上

発明の名称

华进体基板

特許請求の範囲

8i 単結晶基板上K 8i₁₋₂Ge 2 專膜を有し、註 Bij-20ez 薄膜上化 Ge 薄膜を有し、鉄 Ge 薄膜上化 OGAS 存襲を有することを特徴とする半導体基底 前配 84-204 8等限の組成比まを、原厚方向 に対して、エニリからエニリまで連続的かつ単調 に変化させたことを特徴とする特許請求の範囲譲 1 項記載の単端 休生 編 ...

発明の詳細な説明

(産業上の利用分野)

本発明は、化合物半導体デバイス用の単導体並 板に関する。

(従来の技術)

近年、 0a A8 を始めとする化合物半導体材料を

用いたデバイスの研究が活発に行なわれている。 これには、高純度で欠陥密度の小さい単純品半導 体帯板が不可欠である。

従来、化合物半導体の単結品若板としては、GaAA 中 In P が用いられているが、 華 板サイズが小さい 上に高価であるという難点を招えているため、Bi 単語品基板上に Oc As の単語品影膜をエピタキシ + ル成長させ、これを化合物半導体デバイス用の 単結晶基板として用いようとする以みが行なわれ ている(何えば、 Extended Abelvacts of the 16 th(1984 International) Conference on Bolid State Devices and Materials, p. 115, 1984)

第2回は、この従来の半導体基根の構成を示す 新 函 図 で あ る 。 84 単 給 品 差 板 201 上 K Ge 澤 膜 202 が形成され、さらには Oe 存度上に Oc As 存膜が形 成されている。

(発明が解決しようとする問題点)

しかし、このように構成された従来の半導体基 板は次のような欠点を有している。すなわち、下 の表 1 に示すように、 Ge と Ga As の格子定数及び 静影張係数は非常に良く一致し、無めて良好な結 構成長が可能であるが、 Bi と Oe は格子定数が約 4 名、静影張係数が約 1 8 倍、それぞれ異なるた め、 6i 上の Oe 薄棒のエピタキシャル成長は低め て因難である。このため、 Bi 上の Oe 中には多く の転位が存在し、界面単位密度も高い。これらは

	8 i	04	Ga A s
格子定数 (A)	5, 4 3	5.657	5.653
接影張係数 (×10 Vdeg)	3. 7	6.7	6.7

.

Oc上に秋辺される Oc As 存職 の結晶性にも過影響を与え、欠難密度の低い身質な Oc As 海豚を実現することが困難であった。

本税明はこのような従来の問題点を解決するものであり、その目的とするところは 86 年後上に結晶性の良好な Oa As 存供を有する半導体等板を提供するところにある。

(問別点を解決するための手段)

本名明は前記の基本と前記の書簿項の間に、

る。また 8 in-で 0 e ェ 専隊の組成比 z は、下の 8 i 本板 101 と接 する位置では z = 0、 すかわち 8 i の相成となってかり、上の Ge 薄 № 103 と 接 する位置では z = 1、 すなわち Ge の組成とかっている。その間では、 z の値は 0 から 1 まで连続的かつ だめに変化し、 8 i と 0 e 間の不整合を緩和している。上流の 8 i 1-2 0 e z 都膜は、 例えばモノシラン(8 i 弘) ガスとグルマン (Ge Br) ガスを用いて被圧 C V D(化学気相成長) 佐により形成することができる。組成上まはそれぞれのガスの微量比により調算されたス就最比を連続的かつ単調に変化させることにより組成比 z を所望過りに変えることができる。

3 図は、本品別による半減体半級にかける格子定数の保さ分布を模式的に示すグラフである。 機動は格子定数であり、模動は探さ方向の位置を表わしている。 点 A は Si 、 本板と Si 、 本板と Si 、 本板と Si 、 本板と O 非面を、 点 B は Si 、 一本 O e ェ 再順と O e p m を と O a A a p m を との p m を とれぞれ示している。 図より明らかなように、Si 本板の格子定数と O a p m m の格子定数の差を、 バー

(作用)

(実施例)

第 1 図は、本発明の実施例にかける半導体業を の断面図である。 86 兼収 101 上に、バッファ層と なる 8 i₁₊₂ 0 e ェ 薄膜 102 が形成されてかり、その 上に 0 e 薄膜 103 と 0 c A s 輝膜 104 が形成されてい

ファ居の 8i₁₋₃ 0 e ェ 薄膜が 徐 * に 緩和している。 従来は、 パッファ 膜となる 8i₁₋₂ 0 e ェ 薄膜が存在 しなかったために、 点 A と 点 B が 一致してかり、 格子定数が不速続に ず化し、 0 e 薄糠と 0a As 薄膜 の結晶性に悪影響を及ぼしていた。

(発明の効果)

お2に、 上記に伴って、86 基板上に OGAS を用いた化合物 半導体デバイスを形成することができる。このようなデバイスとしては、半導体レーザなどの発光デバイスや、トランジスタなどの高速デバイスが挙げられる。発光デバイスでは、GGAS 複類中の結晶欠陥は非発光再結合中心となるため効率の低級(出力の減少)やしきい簡単後の増大

などの思彩界を及ぼす。高速デバイスでは、 OGAR 障碍中の結晶欠陥はキャリアの数及源となるため 移動度の減少(動作速度の低下)などの悪影響を 及ぼす。本発明によれば、結晶欠陥の少ない GGAR 稼補を実現できるため、BI 基板上に高性能な化合 物単遊はデバイスを実現することができる。


部 3 K、安価で大面板の半導体本板を提供することができる。 8i 本板は、大量の需要を背景として、適任 5 インナという大面積 本板が解めて安価 K 供給されている。しかも公舎中投票估器の心配がない。このように思まれた 8i 差板上に 0a A4 存職が収成でき、化合物半導体デバイスを実現できることは無めて大きな長所である。

以上述べたように、本希明は数多くの優れた効果を有するものである。


4. 図面の簡単な税明

銀1図は本発明による半導体蓄板の構造を示す 断面図である。

第2図は従来の半導体搭板の構造を示す断面図



第1図



第 2 図

てある。

第3回は本発明の半導体兼板にかける格子定数 の深さ方向変化を示すグラフである。

101,201 8 单触品等板

102 ····· 8i₁₋₂ Ge z 薄膜

103 . 202 ---- 08 存 框


104 . 203 ······ Oa As 存模

以上

出票人 快式会社 舞訪 指工合

化穿人 分耳士 最 上





第 3 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потнер.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.